共计 703 个字符，预计需要花费 2 分钟才能阅读完成。
作为 2022 年第二届 RISC- V 中国峰会 的同期流动，8 月 27 日下午，达坦科技将在线上举办 硬件麻利开发与验证方法学研究。
如何晋升数字芯片的开发和验证效率始终是业界关注的焦点。近年来随着 Chisel、SpinalHDL 等等一众新一代 HDL 的推出，业界逐渐感触到新一代 HDL 在数字芯片设计效率方面的晋升。相比 Verilog 和 VHDL，这些新一代 HDL 在语法表达能力、代码简洁水平、谬误查看等方面有不小的晋升；相比高阶综合 HLS，这些新一代 HDL 反对 RTL 级形容能力，在芯片性能的把控方面远超 HLS。此外，基于 Python，以 Cocotb 和 pyuvm 为代表的新一代验证框架的推出，使得验证的周期失去肯定水平的缩减，特地是基于 Python 的验证框架能够复用 Python 生态丰盛的已有工具和模型，大大减少了 Golden Reference 的工作量。
更重要的是，这些新一代 HDL 关上了全新的数字芯片麻利设计和验证的方法学大门。本次研究将邀请业界多位专家分享他们在各自畛域的 硬件麻利开发与验证实践经验，为业界提供一次深入探讨和交换的机会，促成硬件麻利开发与验证方法学的倒退与落地。
参加本次研究的听众能够深刻理解业界对于硬件麻利开发与验证的最前沿摸索，诸如：
1. 新一代 HDL 在数字芯片设计方面的实践经验；
2. 新一代验证框架在数字芯片验证方面的实践经验；
3. 硬件麻利开发与验证和已有芯片研发流程联合的实践经验。
流动信息
流动工夫 ：8 月 27 日，13:15-17:15
流动链接：https://t.elecfans.com/live/2…
感兴趣的听众能够增加海报中的群主二维码退出探讨群，增加时请注明硬件麻利开发和验证方法学研究。