共计 1306 个字符，预计需要花费 4 分钟才能阅读完成。
作者：一博科技高速学生自媒体成员 黄刚
PCB 工程师：“没有层走了，这几对 10G 信号要多换几次层，要打 4 次过孔能力走过来啊！”
SI 工程师：“……”
不晓得粉丝外面做 PCB 设计的敌人们有没有下面所说的艰难呢？因为老板或者客户老本要求很高，层数只有那么几层，高速信号还特地多，而且多就算了，还特地不顺，有穿插，有穿插就意味着两头可能须要多换几次过孔，然而速率又不低，要求保障很好的信号完整性，当你用颤动的双手拉好这几对换了 4、5 次过孔的高速信号后，连本人都感觉信号品质会挂！！！
要害是你们公司还没有能做仿真验证的共事，而且你这块板子的设计要求又明确的写着：从发送芯片到接管芯片最多只容许……2 个过孔！对，你没看错 design guide，是 2 个！
这个时候你的心态可能会有以下 2 种，要么就本人一个人默默的悲伤，要么极其一点的就会对制订这规定的那位大神有想 da 他的激动，当然预计你也是只能在心里面这样想了！
然而问题既然呈现了，走线也确实没法间接不多换过孔就走完，那只能高速学生来帮你看看高速信号多换几次过孔是不是肯定不行了！
粉丝们早就晓得，高速信号对于这种超过设计规定的问题个别都喜爱用理论的测试后果来答复的！于是高速信号就开始了一块新的测试板的设计和制作，其中就把这个问题的场景做进了设计板里去，就是上面这样了！
这个待测物蕴含了从一个过孔到 4 个过孔的换层走线构造，当然高速学生还做了一根参考线（REF 线），也就是没有过孔的单纯走线和他们 4 种 case 来比照了。
通过相当“漫长”的设计加工测试后，唰的一声，高速学生就失去了它们的第一手测试后果，原本还想多说几句实践的货色，然而置信粉丝们都急不可待的想看比照后果了，咱们就把实践的货色放在前面来讲好了。
那咱们先来一睹这几种 case 的测试后果，咱们测试到了很高频的 40GHz，别离来它们的回波损耗和插入损耗，其中从回波损耗看没有太显著的区别，阐明从过孔的阻抗优化得很好，减少换层过孔根本不会带来太多阻抗的失配，从而导致回波损耗的变差。但从插入损耗来看就能看出区别了，在 20GHz 当前减少一个过孔带来的损耗影响会变得显著，尤其在 30GHz 之后，过孔自身的能量辐射和散失会变得重大，也是意料之中的事件。
当然可能还有局部粉丝看不懂下面这些频域的损耗曲线，那咱们就用时域的办法持续和大家分享这次的测试后果哈。咱们别离在以上的过孔换层链路下来传输 10G 的信号，咱们通过时域眼图的形式来看看它们的影响。
于是咱们失去了下面 5 种 case 的眼图后果，从后果上看到，从 REF 到 4 个换层过孔，咱们能看到这 10G 信号眼图的眼高从 845mV 减小到 803mV，然而总体上不会对性能有特地大的影响。
为什么从眼图上看，10G 信号的眼图差异不会特地大呢？因为回到咱们的插入损耗来看，在 10G 的地位确实也是差异不大，频域上的差异不大其实就能对应到时域上的差异不大了！
总结一下这篇文章的核心内容哈，高速学生从本人做的测试板来看，对于高速信号通过屡次换层过孔的性能是这么看的：多减少一个通过优化的换层过孔，是不会对高速信号的性能有十分大的影响！然而这个前提很重要，那就是“通过优化”的换层过孔！再突出一次，是通过优化的过孔！
