共计 2495 个字符，预计需要花费 7 分钟才能阅读完成。
⭐本专栏针对 FPGA 进行入门学习，从数电中常见的逻辑代数讲起，联合 Verilog HDL 语言学习与仿真，次要对组合逻辑电路与时序逻辑电路进行剖析与设计，对状态机 FSM 进行分析与建模。
🔥文章和代码已归档至【Github 仓库：hardware-tutorial】，须要的敌人们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。
行为级建模就是形容数字逻辑电路的性能和算法。
在 Verilog 中，行为级形容次要应用由关键词 initial 或 always 定义的两种构造类型的语句。一个模块的外部能够蕴含多个 initial 或 always 语句。
initial 语句是一条初始化语句，仅执行一次，常常用于测试模块中，对激励信号进行形容，在硬件电路的行为形容中，有时为了仿真的须要，也用 initial 语句给寄存器变量赋初值。
initial 语句次要是一条面向仿真的过程语句，不能用于逻辑综合。这里不介绍它的用法。
在 always 结构型语句外部有一系列过程性赋值语句，用来形容电路的性能（行为）。
行为级建模根底
上面介绍行为级建模中常常应用的语句：
- always 语句构造及过程赋值语句
- 条件语句（if-else）
- 多路分支语句（case-endcase）
- for 循环语句（例如 for 等）
1. always 语句的个别用法
always @(事件管制表达式)
begin：块名
块内局部变量的定义;
过程赋值语句（包含高级语句）;
end“@”称为事件管制运算符，用于挂起某个动作，直到事件产生。“事件管制表达式”也称为敏感事件表，它是前面 begin 和 end 之间的语句执行的条件。当事件产生或某一特定的条件变为“真”时，前面的过程赋值语句就会被执行。
begin…end 之间只有一条语句时，关键词能够省略；
begin…end 之间的多条语句被称为程序语句块。能够给语句块取一个名字，称为有名块。
2. 条件语句（if 语句）
条件语句就是依据判断条件是否成立，确定下一步的运算。
Verilog 语言中有 3 种模式的 if 语句：
（1）if (condition_expr) true_statement;
（2）if (condition_expr) true_statement;
else false_ statement;
（3）if (condition_expr1) true_statement1;
else if (condition_expr2) true_statement2;
else if (condition_expr3) true_statement3;
……
else default_statement;
if 前面的条件表达式个别为逻辑表达式或关系表达式。执行 if 语句时，首先计算表达式的值，若后果为 0、x 或 z，按“假”解决；若后果为 1，按“真”解决，并执行相应的语句。
例：应用 if-else 语句对 4 选 1 数据选择器的行为进行形容
module mux4to1_bh(D, S, Y);
input [3:0] D; // 输出端口
input [1:0] S; // 输出端口
output reg Y; // 输入端口及变量数据类型
always @(D, S) // 电路性能形容, 或 @(D or S)
if (S == 2’b00) Y = D[0];
else if (S== 2’b01) Y = D[1];
else if (S== 2’b10) Y = D[2];
else Y = D[3];
endmodule 留神，过程赋值语句只能给寄存器型变量赋值，因而，输入变量 Y 的数据类型定义为 reg。
3. 多路分支语句（case 语句）
是一种多分支条件抉择语句，个别模式如下
case (case_expr)
item_expr1: statement1;
item_expr2: statement2;
……
default: default_statement; //default 语句能够省略
endcase留神：当分支项中的语句是多条语句，必须在最后面写上关键词 begin，在最初写上关键词 end，成为程序语句块。
另外，用关键词 casex 和 casez 示意含有无关项 x 和高阻 z 的状况。
例：对具备使能端 En 的 4 选 1 数据选择器的行为进行 Verilog 形容。当 En= 0 时，数据选择器工作，En= 1 时，禁止工作，输入为 0。
module mux4to1_bh (D, S, En,Y);
input [3:0] D，[1:0] S；input En;
output reg Y；always @(D, S, En) //2001, 2005 syntax；或 @(D or S or En)
begin
if (En==1) Y = 0; //En= 1 时，输入为 0
else //En= 0 时，选择器工作
case (S)
2’d0: Y = D[0];
2’d1: Y = D[1];
2’d2: Y = D[2];
2’d3: Y = D[3];
endcase
end
endmodule 4. for 循环语句
个别模式如下
for (initial_assignment; condition; step_assignment)
statement；initial_assignment 为循环变量的初始值。
condition 为循环的条件，若为真，执行过程赋值语句 statement，若不成立，循环完结，执行 for 前面的语句。
step_assignment 为循环变量的步长，每次迭代后，循环变量将减少或缩小一个步长。
试用 Verilog 语言形容具备高电平使能的 3 线 - 8 线译码器.
module decoder3to8_bh(A,En,Y);
input [2:0] A，En;
output reg [7:0] Y;
integer k; // 申明一个整型变量 k
always @(A, En) // 2001, 2005 syntax
begin
Y = 8’b1111_1111; // 设译码器输入的默认值
for(k = 0; k <= 7; k = k+1) // 上面的 if-else 语句循环 8 次
if ((En==1) && (A== k) )
Y[k] = 0; // 当 En= 1 时，依据 A 进行译码
else
Y[k] = 1; // 解决使能有效或输出有效的状况
end
endmodule欢送关注公众号【AIShareLab】，一起交换更多相干常识，前沿算法，Paper 解读，我的项目源码，面经总结。
