共计 2397 个字符，预计需要花费 6 分钟才能阅读完成。
8 月 27 日，作为 2022 年第二届 RISC- V 中国峰会的同期流动，达坦科技胜利举办 硬件麻利开发与验证方法学研究。尽管是线上分享流动，但大家激情仍旧，会后在“硬件麻利开发和验证方法学探讨群”中踊跃互动发问。长达四小时的就新一代 HDL 在数字芯片设计方面的实践经验分享，到底碰撞出了什么新的火花呢？上面咱们一起来回顾研讨会的精彩内容。
1、芯片麻利设计与验证之路
华南理工大学计算机科学与工程学院赖晓铮副教授 首先分享了“让硬件设计像软件设计一样简略”的愿景，即开发人员编写的代码只占工作量的 10%，剩下 90% 由开源芯片生态系统提供。
他介绍了 HDL 语言的倒退，强调 Verilog 语言多样性形容是把“双刃剑”，这就导致每个公司都有本人的 Verilog 模版的设计束缚。此外，在这个 Meta HDL 的黄金时代，“万物皆可 HDL”，那么 Meta HDL 的含意就显得尤为重要，它不仅“超过”硬件描述语言，更是“元”硬件描述语言。赖传授以 Chisel 的 FIRRTL IR 为例，介绍了 MLIR 与 CIRCT，这两个软硬协同的 Multi- level IR- infrastructure 其中波及的问题。他还将 PyChip 这一开源硬件麻利设计与框架与 Chisel 进行比照，并着重介绍了 PyHCL IR 语法结构与解析过程，并且进行代码示例。目前 PyHCL 的编译速度达到 Chisel 的 100 倍左右，在 10 万行代码规模中，二者工夫能够齐平，因而，赖传授认为能够就此瞻望单芯片 FPGA 的 openEmulator 的倒退。
2、香山处理器麻利开发与验证实际
中科院计算机所的王凯帆博士 别离就香山我的项目根本状况、香山处理器开发进展以及撑持香山研发的麻利开发基础设施这三个方面进行了分享。
在反对香山研发的麻利开发基础设施中，王博士次要从设计流程和验证流程两方面进行展现。设计流程中介绍了开源 RISC- V 核与麻利设计办法，及两个重要的决策：抉择 Chisel 和器重构建反对麻利设计的流程与工具。在麻利性能验证办法中，王博士次要介绍了基于 Chisel 的设计空间摸索办法和基于仿真的麻利性能验证办法，前者尽管解决了准确度和反复工作的问题，但也带来了另一个问题：即如何保障性能验证的效率。后者麻利验证尽管应用了更低成本实现验证工作，然而传统的性能验证形式在高性能处理器场景下老本仍旧很高。王凯帆讲到，要放慢性能验证速度，能够通过 RISC-Check point 进步仿真并行度，并通过特色采样来进一步选出具备代表性的程序片段。
最初，王博士进行了 demo 演示，通过现场演示生成 Verilog 代码、仿真环境下验证香山和工具展现来进一步进行阐明。
3、通过 Chainsaw 实现硬件算子麻利开发
中山大学电子与信息工程学院的李天瑞博士 分享了本人通过 SpinalHDL 进行硬件算子麻利开发的教训。
他首先 回顾上一代硬件算子开发框架 Flopoco，阐明了他们的成就和在设计入口上的有余。而后，他介绍了古代生成器语言在进行硬件算子麻利开发时的劣势，包含更清晰的语义，与并行语义高度符合的汇合办法，丰盛的面向对象建模能力和第三方库反对，以及更好的文档和正文零碎。在此基础上，他介绍了目前正在进行的开源算子设计框架 Chiansaw 的一些停顿，展现了 Chainsaw 中的设计模板对算子进行的形象，以及与这种形象相伴的一系列能力，包含自动测试，主动流水线，以及高度的可复用性。
最初，李博士阐明了该项目标将来指标，包含实现一个面向 FPGA 开箱即用的硬件算子库，以及一套以模板设计为根底的 online judge 零碎。
4、Scala 在 IC 开发中的利用
小米 SoC 设计专家郭继经 在分享中，别离介绍了 Verilog 中呈现的问题、HDL 倒退的次要趋势以及 DSL-HDL 的时机与挑战。
郭继经别离 将 DSL-HDL 与 CAD-scripts 和 Super-Verilog 进行比照：第一组比照中 DSL-HDL 利用高级语言的形象性能，能够进行更好的数据封装，而后者还须要本人写 Parser 以及解决海量的异样，其本质上还是在扁平化解决；与 Super-Verilog 的比照则更加显著，后者具备无限的关键字、没有扩大能力、宏能力无限等，而 Scala 绝对于 SpinalHDL 是它的宏，能够随时对发明或加工电路对象，也赋予工程师灵便的伎俩去丰盛电路对象。两组比照充沛展示了 DSL-HDL 的劣势性。
但他同时也强调，DSL-HDL 的将来时机与危险并存。在复杂性方面，Scala 具备较大复杂性，其已有的第三方代码以及“能力越大责任越大”减少了对于复杂性的担心；而同时咱们又能够瞻望其在将来基于 SpinalHDL 的零碎开发以及 SpinalHDL 作为底层开发辅助工具的难得时机。层次化的 Lib 下，Spinal 提供外围 HDL 形容性能，Scala 提供参数化和元编程能力，使得其具备单平台品质闭环能力，也同样提供了高效的复用能力。
5、NaxRiscv CPU: Introduction and Extension Demonstration
Charles Papon 是新一代硬件描述语言 SpinalHDL 的创始人，他基于 SpinalHDL 实现了高性能 NaxRiscv 处理器。
在研讨会上，Charles 对 NaxRiscv 处理器具体介绍了其新个性以及扩大机制。他具体解说了 NaxRiscv 的架构，并从仿真运行、扩大等方面顺次进行了代码展现，步骤详尽介绍全面。Charles 指出 NaxRiscv 曾经反对运行 Debian，并且在 GitHub 上开源。
6、结束语
软件的麻利开发早已有之，在软件畛域，从瀑布式开发到麻利开发的转变，大大提高了迭代速度。因而，无论是学术界还是产业界都在积极探索硬件的开发怎么落地麻利开发与验证。本次研讨会无疑为业界提供了一次深入探讨和交换的机会。
请点击如下链接：https://t.elecfans.com/live/2… 收看本次研讨会的回放。
