共计 1294 个字符，预计需要花费 4 分钟才能阅读完成。
可穿戴设施利用中的显示屏耗费了大部分电池电力。解决办法之一是间接进步电池容量，然而大容量电池会加大尺寸和分量，对可穿戴设施不适合，尤其是在市场一直谋求更小型化的新款产品时更是如此。更具挑战性的是电池技术的倒退跟不上日益增长的零碎需要……
在可穿戴设施中电池使用寿命对于良好的用户体验至关重要。可穿戴设施利用中的显示屏耗费了大部分电池电力。解决办法之一是间接进步电池容量，然而大容量电池会加大尺寸和分量，对可穿戴设施不适合，尤其是在市场一直谋求更小型化的新款产品时更是如此。更具挑战性的是，电池技术的倒退跟不上日益增长的零碎需要。因而最大限度升高显示屏功耗成为可穿戴设施市场的要害设计因素。
人类的视觉感知十分准确，推动了制造商在可穿戴设施中应用更高分辨率的显示屏。尽管有多种节能计划可供使用，但任何视觉品质降落都会间接影响设施的整体体验。因而在为显示屏思考节能计划时必须审慎小心。要想进步显示器分辨率就须要进步存储器带宽，因而为了缩短电池使用寿命，升高存储器在待机模式和工作模式下的功耗变得更有实际意义。
显示零碎架构
显示屏由像素阵列形成。每个像素的驱动值决定显示的色彩。基于 ram 的帧缓存保留了显示屏上每个像素的色彩信息。大部分罕用的并行显示屏须要周期刷新，从帧缓存读取数据，而后在屏上显示。如果显示屏的分辨率和色调深度不高，控制器的外部 RAM 也能够用作帧缓存。
随着显示屏尺寸增大，分辨率和色调深度进步，外部 SRAM 将无奈提供足够的容量或性能。为了防止画面撕裂，也有必要采纳双缓存。在这些零碎中通常在内部存储器中实现帧缓存。在刷新周期中，从内部帧缓存读取数据，并连同管制信号输入给显示控制器数据总线。图 1 所示的是采纳内部帧缓存的典型显示框图。
图 1：并行 SRAM 显示缓存实现计划（起源：赛普拉斯）
有多种办法可能升高显示器功耗。
将显示控制器集成到主微控制器外部。市场上常见的显示器模块都有内置控制器。实现上述集成后，有助于充分利用主微控制器的低功耗个性。
应用低功耗存储器作为帧缓存。因为帧缓存始终处于开启状态，所以应采纳待机电流低的存储器。
缩小对帧缓存的频繁更新。应用容量足够大的存储器并加载多个帧可升高 CPU 工作电流。如果将最常常拜访的帧加载到存储器中，就无需从帧缓存加载和卸载数据。将帧缓存切换到不同的存储器地址就能切换显示器上显示的图像。
咱们始终将并行异步 SRAM 用作内部显示缓存，因为控制器和显示器可能轻松地为他们提供反对。然而这种类型的存储器封装尺寸大、引脚数量多。而串行存储器引脚数量少、封装尺寸小，能够缩小所需的控制器引脚数，节俭 PCB 老本。在以 Quad SPI 模式工作在 108MHz 下时，串行存储器的性能可与并行异步 SRAM 存储器媲美。例如赛普拉斯 Excelon F-RAM 就是一款最大密度高达 8Mbit，并采纳低引脚数小型 GQFN 封装的串行非易失性存储器。为了优化功耗可反对四种功耗模式。在典型的 Quad SPI 模式下以 108MHz 运行时，工作电流为 16mA。当存储器不工作时，待机模式耗电 102µA。深度待机模式可进一步将耗电降至 0.8µA，休眠模式下只须要 0.1µA 的最低耗电。