共计 1036 个字符，预计需要花费 3 分钟才能阅读完成。
在存储体系中，位于主存与 CPU 之间的高速缓存（Cache）是用于寄存主存中局部信息的正本，目标是进步处理器对数据的访问速度。主存地址与 Cache 地址之间的转换工作由一个硬件模块称为 Cache 控制器（Cache Controller）实现。
Cache 控制器是一个专门设计的硬件模块，通常集成在 CPU 芯片外部或者作为独立的组件与 CPU 连贯。它负责管理 Cache 的读取、写入和替换操作，以及主存地址与 Cache 地址之间的转换。
主存地址与 Cache 地址之间的转换是由 Cache 控制器通过应用一种称为 Cache 映射（Cache Mapping）的技术来实现的。Cache 映射决定了如何将主存中的数据映射到 Cache 中的地位。
常见的 Cache 映射形式包含：
- 间接映射（Direct Mapping）：每个主存地址只对应一个固定的 Cache 地址。这种映射形式简略且成本低，但容易发生冲突，即不同的主存地址可能映射到雷同的 Cache 地址，导致 Cache 命中率降落。
- 全关联映射（Fully Associative Mapping）：每个主存地址能够映射到任意一个 Cache 地址，没有固定的映射关系。这种映射形式可能防止抵触，但须要更多的硬件资源和简单的搜寻电路，导致老本较高。
- 组相联映射（Set Associative Mapping）：将 Cache 划分为多个组，每个组蕴含多个 Cache 行。主存地址与 Cache 地址之间的映射是在每个组内进行的，一个主存地址能够映射到一个组内的任意一个 Cache 行。这种映射形式折中了间接映射和全关联映射的特点，能够升高抵触，同时缩小硬件开销。
Cache 控制器通过在 Cache 中进行地址映射来确定是否存在所需数据的正本。当 CPU 须要读取数据时，Cache 控制器首先查看 Cache 中是否存在与申请地址对应的数据。如果存在（即命中），Cache 控制器将数据传递给 CPU，防止了拜访主存的时间延迟。如果不存在（即未命中），Cache 控制器将从主存中获取所需数据，并将其保留到 Cache 中，以便将来的拜访。
Cache 控制器还负责管理缓存的替换策略，当 Cache 已满时，依据肯定的算法决定哪些数据应该被替换进来以腾出空间来存储新的数据。
因为 Cache 控制器间接与 CPU 和 Cache 之间进行数据交互，并负责地址映射和治理 Cache 的操作，因而它是实现主存地址与 Cache 地址之间转换工作的最佳候选者。它可能在硬件级别实现高效的 Cache 治理和数据拜访，进步了存储系统的整体性能和效率。