关于区块链:基于-FPGA-的-TDC-调研报告

7次阅读

共计 2449 个字符，预计需要花费 7 分钟才能阅读完成。

我是 雪天鱼，一名 FPGA 爱好者，钻研方向是 FPGA 架构摸索和数字 IC 设计。

关注公众号【集成电路设计教程】，获取更多学习材料，并拉你进“IC 设计交换群”。
QQIC 设计交换群 群号：866169462。

最近对基于 FPGA 平台的 TDC 实现进行了调研，撰写了份调研报告。

现分享一部分内容如下：
残缺报告链接：https://download.csdn.net/download/qq_44447544/83046072

激光雷达零碎通过发射激光束来探测指标物体的轮廓﹑地位、速度等信息。目前激光测距零碎的支流办法为航行工夫（Time-of-Fight）测量计划﹐测距信息来源于入射信号与回波信号的工夫距离值。而工夫测量则是由 TDC(Time-to-Digital Converters)即工夫数字转换电路实现，TDC 间接决定了测距零碎的参数性能。

<center> 图 1 激光雷达测距 </center>

<center> 图 2 间接计数法原理图 </center>

间接计数法是利用零碎的时钟周期对工夫距离内残缺的时钟周期数进行计数, 从而实现对工夫距离的测量。如图 2 所示，T~0~ 为被测工夫距离，T~1~ 为被测工夫距离的起始时刻，T~2~ 为被测工夫距离的完结时刻，则实践上的工夫距离 T~0~=T~1~ – T~2~。然而，因为对时钟信号进行计数的是整数个周期, 在理论测量时起始信号或完结信号并不齐全与时钟信号的回升沿重合，所以最终的测量后果会带来最大为两个时钟周期的误差，即 t~1~ +t~2~。

根本抽头提早链 TDC 由根本的 D 触发器和提早单元形成，利用提早单元的延时个性，将这些提早单元的状态通过抽头的形式引出来进行工夫距离的测量。

<center> 图 3 根本抽头提早链结构原理图 </center>

图 3 为根本抽头提早链的结构原理图,Start 起始信号通过提早单元后产生肯定的提早，将提早单元的输入端与 D 触发器的信号输出端相连，Stop 完结信号作为 D 触发器的时钟信号。在测量时，当 Stop 完结信号的回升沿到来时，D 触发器将会锁存所有抽头的状态，通过计算 Start 信号通过提早单元的个数确定其地位来实现工夫测量。
如图 4 所示，Stop 信号到来时 Start 信号曾经通过提早单元的触发器锁存值为 1，未通过的为 0，那么 Start 信号与 Stop 信号之间的工夫距离即为 D 触发器输入为 1 的个数与单个提早单元延迟时间的乘积。

<center> 图 4 Start 信号与 Stop 信号工夫距离剖析图 </center>
起始信号在截止信号到来时所通过的提早单元的个数 N_TDC，最初失去该段时间距离值为：

其中 T~BUF~ 为单个提早单元的延时工夫。根本抽头提早链 TDC 的分辨率为提早链中单个提早单元的延迟时间，并且提早单元的延迟时间应为提早元件的延迟时间与其走线提早之和。

上述根本抽头提早链 TDC 因为存在提早链中提早单元的延迟时间不统一会减少 TDC 零碎的非线性水平，并且提早链的长度越长，这种非线性水平就越大，有时会笼罩一个甚至几个最低无效位(LSB)，产生比拟大的误差。如果待测量的工夫距离较大时，须要减少提早链的长度，然而 FPGA 中的资源无限，有时不能满足其要求，这就须要将提早链设计为环形的构造。通过重复使用雷同的提早单元，不仅能够减小提早单元延时工夫不 - 致对系统线性度的影响，而且能够节约 FPGA 中的资源。

<center> 图 5 循环提早链法 TDC 原理图 </center>
图 5 所示的循环提早链 TDC，通过将提早链的首尾信号通过数据选择器相接，并应用一个环路计数器统计信号循环的圈数来结构。这种设计能够保障在提早单元数量不变的前提下扩充 TDC 的测量范围。在该 TDC 中，当进行信号的回升沿到来时，Stop 信号作为时钟信号将所有触发器的状态锁存，并终止循环计数器计数，通过环路计数器和触发器的锁存值能够实现工夫距离测量的性能。

(1) 分辨率
分辨率是指 TDC 能够分别的最小的工夫距离，也能够将其称为最低无效位 (LSB,Least Significant Bit)，这个参数越小越好，它是 TDC 输入输出传输个性曲线的量化步长。
(2) 测量范围
测量范围是指 TDC 可能测量到的最大的工夫距离, 如果要取得较大的测量范围，个别会占用芯片较多的面积和逻辑资源。
(3) 非线性度
TDC 的非线性误差是指因为提早单元的延迟时间不统一、芯片制程工艺不同、芯片的电压和温度变动以及信号串扰等问题引起的 TDC 理论量化个性与现实量化个性之间的偏差。
对 TDC 非线性度的剖析次要通过微分非线性（DNL）和积分非线性（INL)两个指标来掂量。其中 DNL 是指 TDC 理论提早单元的延迟时间与现实提早单元延迟时间 (平均值) 的偏差, 是输入输出传输个性曲线中理论步长与实践步长之差，而 INL 则是指沿着整个提早链从起始地位到以后地位对 DNL 的积分值。个别用现实提早单元的延迟时间为单位来示意 DNL 和 INL，即一个 LSB 的工夫。
(4) 测量精度
测量精度也被称为单次精度或标准偏差，是指 TDC 在测量脉冲信号的工夫距离时，因为受到外部和内部一些因素的影响，使得理论失去的测量值散布在这段实在工夫值的四周。
(5) 死区工夫
死区工夫是 TDC 实现转换并筹备好执行新的一次测量所需的工夫，该指标体现了 TDC 能够运行的测量速率，古代利用都要求 TDC 能有较高的采样率，所以死区工夫越小越好。
(6)功耗以及资源占用
在数字 IC 中，功耗次要由动态功耗和动静功耗组合，前者由工艺决定，后者由时钟频率和翻转频率决定。此外 TDC 所占用的逻辑资源也须要进行思考，零碎逻辑资源分配是否正当，达到能效最大化。

残缺报告链接：https://download.csdn.net/download/qq_44447544/83046072