共计 1457 个字符，预计需要花费 4 分钟才能阅读完成。
作者：一博科技高速学生自媒体成员 黄刚
通常状况下，咱们都认为测试是一种比拟无效而且精确的办法，然而当测试后果出乎咱们意料之后，咱们该如何去判断和排查呢？本期文章给大家分享下这个案例哈！
这是一个利用高速学生实验室示波器来测试 DDR4 模块的测试案例，客户在他们本人功能测试实现之后，还想找咱们来测试下信号品质和看看时序。据说到咱们这边有示波器以及对应的 DDR 测试套件后，就把他们本人的产品板带过去咱们这边，让咱们发展这个测试项目。测试状况大略是这样子的：该 DDR4 信号速率 1600Mbps，一拖四的拓扑，这个我的项目用上了高速学生研发的 interposer 板，把须要测试的颗粒进行 riser 板贬低后利用 interposer 板去做焊接，从而就有了能够测试的测试点了！大家还记得 interposer 夹具板的样子吗？下图就是咱们高速学生研发的 interposer 夹具板哈！
通过一顿操作，咱们就通过测试排线在焊接好的 interposer 板引出测试的信号，别离是一对 CLK，一根地址信号，一对 DQS 信号和一根 DQ 信号，整个测试场景就像上面这样哈！
从咱们搭建的测试场景来看，高速学生还是比拟用心的哈，不仅很规整的把 4 对测试排线焊在测试点下来，另外还有绝缘胶纸分隔开来防止短路，并避免外界环境对测试排线的烦扰。
在花了不少工夫实现这个搭建之后，咱们就正式开始测试了。咱们纯熟的对示波器进行一轮设置后就筹备能够观看波形了，然而当咱们测试到 DQS 信号时，通过捕获波形时就发现了问题！DQ 总会有跑一段时间之后有一个诡异的跌落，跌落的幅度还不小，达到了 200mV。
而后咱们就重点关注 DQS 信号，并而把这个 DQS 的时间轴拉大，来看看更宽的工夫的轴状况下这个跌落是不是有法则可言，后果发现不仅在 DQS 信号上看到了这个跌落，更重要的发现了这个跌落是具备周期性的，咱们量测后发现周期大略在 2us 左右！
这个跌落必定是咱们意料之外的测试后果，最大的纹波峰峰值超过了 3V，显然是受到了某个比拟大的噪声源的影响。通过测量两个峰值噪声的周期为 2us，能够反推出该噪声的频率为 500kHz，这让咱们立马想到了是不是受到电源的烦扰！因为电源的开关频率个别会在 1MHz 以下，于是咱们就去查看板子的 PCB 文件，发现该 DQ 和 DQS 走线旁边并没有穿过电源立体或者间隔电源孔很近。感觉查看了很久 PCB 文件都没有发现电源和 DDR 信号存在显著的耦合门路，这个测试的预料后果一度使测试过程陷入了僵局。
前面正当咱们都筹备放弃，把排线取下来的状况，忽然发现了一个很重要的点！因为咱们测试的角度，下面 DQS 和 DQ 线都贴上了电源模块上，于是咱们立马造成了一个新的论断，那就是会不会不是因为设计引起的，而是因为咱们的排线贴在了电源模块左近导致的呢？
尽管当初不能百分百确定是不是因为这个问题导致测试的噪声引起，咱们还是从新对这部分排线和电源模块采取更无效的隔离。于是咱们拿出了刚到货的一个“holder”，也就是一个机器臂来解放咱们的双手来帮咱们更好的隔开排线和电源模块。另外为了保险，又把电源模块狠狠的物理屏蔽了一番！从新搭建之后就变成如下的样子了。
而后咱们再对 DQ 信号进行测试，果然就发现这个噪声就没有了！
尽管这个只是在该我的项目测试过程中，甚至是正式测试前的一个小插曲，然而如果一开始搭建测试环境的办法有问题的话，大家都能设想，前面的测试论断都会被它带偏的！因而通过这个小小的测试案例也给大家一个启发，也就是肯定要特地重视测试前的各种筹备工作，保障给正式测试提供一个准确牢靠的测试条件哈！