Package Thermal Analysis

50次阅读

共计 7053 个字符,预计需要花费 18 分钟才能阅读完成。

概述
半导体器件散热的三个主要途径是:

封装顶部到空气,或者封装顶部到散热片再到空气
封装底部到电路板
封装引脚到电路板

在 JEDEC 中以热阻 Theta 来表示,其中 ThetaJA 参数综合了 Die 的大小, 封装方式,填充材料,封装材料,引脚设计,外部散热片和外部电路板的属性多个因素;ThetaJC 和 ThetaJB 这 2 个参数是表征芯片和封装本身的,不会随着芯片封装外部环境的改变而改变。
关于芯片外部温度的趣事
半导体元器件 ” 烫手 ” 未必不正常,55C 摄氏温度就会让人感觉发烫,很多大功率的芯片,表面温度可以达到 85C 摄氏度以上。
对于 Thermal 测量的几个参数的困惑
JEDEC 对芯片封装的热性能参数的定义热阻参数

ThetaJA,结到空气环境的热阻,= (Tj-Ta)/P
ThetaJC,结到封装外壳的热阻,= (Tj-Tc)/P, 一般而言是到封装顶部的热阻,所以一般的,ThetaJC = ThetaJT
ThetaJB,结到 PCB 的热阻,= (Tj-Tb)/P

热特性参数

PsiJT,结到封装顶部的热参数,=(Tj-Tt)/P
PsiJB, 结到封装底部的热参数,=(Tj-Tb)/P

其中:

Tj – 芯片结温
Ta – 芯片环境温度
Tb – 芯片底部的表面温度
Tc/Tt – 芯片顶部的表面温度

按照 JESD 测量方法得出的 ThetaJA 热阻参数是对封装的品质度量,并非是 application specific 的热阻参数,只能是芯片封装的热性能品质参数的比较,不能应用于实际测量和分析中的结温预测。PsiJT 和 PsiJB 和 ThetaXX 参数不同,并非是器件的热阻值,只是数学构造物。
ThetaJA
ThetaJA 是最常使用的热阻参数,也是最容易引起误解的参数。IDT 公司的定义 ThetaJA = (Tj – Ta)/ P 图 1 ThetaJA_define_IDT.jpgThetaJA = (ThetaJB + ThetaBA) || (ThetaJC + ThetaCA); 其中 ThetaXY = (Tx – Ty)/P
Altera 公司的定义

Without a heat sink, ThetaJA = ThetaJC + ThetaCA = (Tj – Ta)/P
With a heat sink , ThetaJA = ThetaJC + ThetaCS + ThetaSA = (Tj – Ta)/P

实际上,Altera 公司对加散热器的 ThetaJA 的定义不够严谨,散热器的引入相当于增加了一个散热通道,即增加了从管壳 (Case) 到散热器 (heat Sink) 的散热通道,所以加入散热器后,ThetaJA(heat sink) = ThetaJC + (ThetaCA || ( ThetaCS + ThetaSA) ) 见图?? 由于 ThetaCA >> (ThetaCS + ThetaSA), 所以上式才可以近似化简为: ThetaJA = ThetaJC + ThetaCS + ThetaSA, 其中 ThetaCS 通常是导热硅脂或者硅胶, 热阻非常小
TI 公司的定义根据 TI 文档 spra953c 的描述, JESD 定义 ThetaJA 的初衷是为了一种封装的相对热阻性能可以被互相比较,比如 TI 公司的某个芯片的热阻性能和其它公司的热阻性能做对比,前提是两家公司都是用 JESD51- x 中规定的标准方法来做测试,但是大部分芯片的热阻系数不会严格按照 JESD51 中规定的标准方法进行测量。TI 的文档中总结了 EIA/JESD51-1, -2, -5, -6, -7, and - 9 中测量 ThetaJA 的标准方法:

一个器件,通常是一个封装好的集成电路,其中包含做热性能测试的硅片,可以准确测量其功耗和最大芯片结温。该集成电路被安装也在一个测试电路板上.
校准测试芯片的温度传感单元
被测芯片和测试板放在静止的空气 (ThetaJA) 或者流动的空气 (ThetaJMA) 环境中
被测芯片上电消耗已知或者可测量的功率
被测芯片的功耗和温度达到稳定状态,测量芯片的结温
被测芯片的结温和测量点的温度值二者的差值除以功耗,就可以得到 ThetaJA(C/W)

得到 ThetaJA 之后,硬件系统设计人员通常会依据下面的公式推导芯片的结温:Tj = Ta + (Power * ThetaJA)
然而,ThetaJA 这个参数不仅仅是和封装相关的参数,还和系统级的设计诸如 PCB 板和散热片有着强相关,改变 PCB 的设计,板材,层数和覆铜,都会极大改变 ThetaJA 的值。| Factors Affecting ThetaJA | Strength of Influence (rule of thumb) | | PCB design | strong (100%) | | Chip or pad size | Strong (50%) | | Internal package geometrical configuration | strong (35%) | | Altitude | Strong (18%) | | External ambient temperature | Weak (7%) | | Power dissipation | Weak (3%) |
Altera 公司也提供了一个比较数据,用 EP2S15 器件作实验,EP2S15 是 Altera 公司一款 672 管脚封装 (FineLine BGA) 芯片,当采用 JEDEC 2s2p 的测试板时,在静止的空气环境中测量 Power, Tj, Ta 推导出来的 ThetaJA = 12.2C/W; 而采用 10 层 PCB 板 (Dimension=2002001.6mm, Layer thickness and copper coverage = 25um and 50%) 时,在静止的空气环境中测量 Power, Tj, Ta 推导出来的 ThetaJA = 8.6C/W,二者相差几乎 40%。
因此,ThetaJA 并非表征芯片封装热特性的参数,而是表征封装,PCB 和其它环境因素综合的散热特性的参数。推荐这个参数用于比较不同厂家在等同测试条件下的散热特性,比如 A 公司的芯片的 ThetaJA= 40C/W,而 B 公司同类芯片的 ThetaJA = 45C/W, 那么 B 公司的芯片要比 A 公司的芯片发热多 10%。
但是,假如可以针对整个系统做热仿真并且考虑全部的因素 (包括芯片 Die 的大小, 封装类型 / 大小, 散热片大小 / 特性, 实际使用的 PCB 板, 海拔等等), 采用系统级的热模型和仿真测量工具,得到的 ThetaJA 参数,那么整个 ThetaJA 的可用性还是很高的,仍然可以用下面这个公式比较精确的推导出芯片的结温:Tj = Ta + (Power * ThetaJA) 为了区别对待,我们把通过系统级热仿真和测量得到的 ThetaJA 叫做 ThetaJAE (E = Effective)所以,上式变成 Tj = Ta + (Power * ThetaJAE)
ThetaJC:Junction to Case
JESD 引入 ThetaJC 的初衷是为了评估有散热片的条件下封装的散热特性,为此 EIA/JESD51- 1 中定义 ThetaJC 为 ” 从半导体器件工作处到芯片封装的外表面的热阻,芯片封装的外表面指最接近散热片的安装处 ”,对于 FC-BGA 封装类型的芯片,”Case” 就是芯片封装的 top。ThetaJC 的测量是通过将封装直接放置于一个 ” 无限吸热 ” 的装置上进行的,该装置通常是一个液冷却的铜片,能够在无热阻的情况下吸收任意多的热量。这种测量方式假定从芯片的 Junction 到封装表面的热传递全部由传导的方式进行。需要特别注意的是,ThetaJC 是表征芯片管芯到管壳的热阻,是无法通过外部加装散热器来减少这个值的,所以,一旦 ThetaJC 非常大,即意味着这种封装无法通过加装散热器来解决。如图?? 所示。
TO-92 封装的 ThetaJC 高达 83.3C/W,即使为此管壳的温度恒定不变,1W 的功耗也能是它的温度升高 83.3C。
散热片的热阻 ThetaSA
如图所示散热片的热阻,纵坐标是 ThetaSA,横坐标表示强迫风冷的风速,可以看出,在周围空气静止的情况下,散热器的热阻 ThetaSA= 10.3C/W。在环境风速达到 800LPM 时候,散热器的热阻 ThetaSA= 1.5C/W。
SOP 封装
图?? 普通 SOP 封装散热性能很差,SOP 封装本身有很高的热阻,对外的热量传递主要有三个途径:

Die 的热量通过封装材料 (mold compound) 传导到器件表面,再靠空气对流散热,本身器件是低导热的封装材料,影响散热效率
Die 的热量通过 PAD 到器件底部和 PCB 接触的地方,通过 PCB 散热
Die 通过引线框架 (lead frame) 传递到 PCB,lead frame 和 Die 之间是极细的键合线(Golden wire), 因此 Die 和 lead frame 之间存在很大的热阻

下图是一种改进型的 SOP 封装, PAD 从封装底部外露,并焊接在 PCB 表面,或者在 PAD 底部焊接一个金属块,焊接与 PCB 表面,消除了封装材料和空气之间的大热阻
FCBGA 封装
典型的 FC-BGA 封装为了达到比较高的散热效率,去掉了导热效率很差的 Mould Compound,顶部采用铝制的 Lid,Lid 和 Die 之间填充导热效率非常高的 Thermal Grease,Lid 可以起到 heat spreader 的作用; 同时 C4 bump 和 substrate 之间也有 underfill Expoxy,从 substrate 到 BGA BALL 会增加一些 thermal vias。
各种不同封装材料的导热系数, 可以看出 Mold Compound 的导热系数要比金属材料差 3 个数量级。
| Material Type | Conductivity (W/m.K) | | ————- | ——————– | | Copper | 390 | | Gold | 296 | | Aluminum | 200 | | Silicon | 118 | | Solder | 50 | | Mold Compound | 0.68 | | Substrate Dielectric | 0.2 | | Still Air | 0.025 |
所以在一些文档上宣称的,FC-BGA 的大部分热量是从底部通过 BGA BALL 和 PCB 走的,这是针对 Mold Compound 的封装而言。对于采用铝制的 Lid,同时 Lid 和 Die 之间填充 Thermal Grease,大部分的热量实际是从顶部走的。
实际的 FC-BGA 封装散热系数仿真分析结果
如下图所示的一个实际的 FC-BGA 封装的芯片,评估功耗是 29.24Watts, 芯片周围的环境温度是 55C, 风速 {0, 100, 200, 300, 400, 600, 700},仿真的环境采用 Jedec 规定芯片封装的各个部分的导热系数如下:| Component | Conductivity (W / mK) | | Die | 147 | | C4 Bump | 60 | | HS/TIM | 401/1.92 | | Solder Mask | 0.42 | | Substrate PP | 0.49 | | Substreate Core | 0.65 | | Solder Ball | 57 |Note1: HS = Heat Spreader, it is the LidNote2: TIM is the Thermal Interface Material b/w Die and HS, it is 1.92, but coz it is very slim, so the final thermal resistance is small. 可以看出从 Junction => Die => TIM => HS (Heat Spreader) 一路上的导热系数都是很大的,即热阻都很小, 所以 Junction 的大部分热量都是散发到顶部的,这时候加装散热片就非常有效。计算得出 Package 本身的热阻值:ThetaJC = 0.32, 和 ThetaJB = 0.81 这两个值是个恒定值,不随散热片,环境温度,风速,PCB 等这些 package 之外的因素而变化。当 Ta = 55C, 采用 8 层板和 6 层板在不同风速下 ThetaJA 的值如下:|| PCB Layers || Power (Watts) || Thermal Resistance || 0 || 100 || 200 || 300 || 400 || 600 || 700 ||||<|4>8 ||<|2>29.24 || ThetaJA || 2.19 || 1.70 || 1.32 || 1.11 || 0.98 || 0.83 || 0.78 |||| ThetaSA || 1.84 || 1.35 || 0.96 || 0.74 || 0.60 || 0.45 || 0.40 ||||<|2>33.21 || ThetaJA || 2.14 || 1.68 || 1.30 || 1.10 || 0.97 || 0.83 || 0.78 |||| ThetaSA || 1.80 || 1.33 || 0.94 || 0.73 || 0.59 || 0.44 || 0.39 ||||<|4>6 ||<|2>29.24 || ThetaJA || 2.32 || 1.80 || 1.38 || 1.16 || 1.01 || 0.86 || 0.80 |||| ThetaSA || 1.96 || 1.43 || 1.00 || 0.77 || 0.63 || 0.47 || 0.41 ||||<|2>33.21 || ThetaJA || 2.27 || 1.78 || 1.37 || 1.14 || 1.00 || 0.85 || 0.80 |||| ThetaSA || 1.90 || 1.41 || 0.99 || 0.76 || 0.62 || 0.46 || 0.41 ||
通常情况下,对于自己有热设计能力的客户,只提供 ThetaJC 和 ThetaJB 就足够了,客户自己会选择合适的 heat sink 和 PCB 做热仿真;对于无自己热设计能力的客户,需要额外提供给尽量接近实际情况的 ThetaJA 值,以方便客户评估。
参考文档

Thermal Considerations in Package Design and Selection, APPLICATION NOTE, AN-842, Revision A, 05/12/2014, IDT Corporatoin
Thermal Management for FPGAs, Application Note, AN-358-4.0, Altera Corp. March 2012
Semiconductor and IC Package Thermal Metrics, Applicatoin Report, SPRA953C-December 2003-Revised April 2016, Darvin Edwards, Hiep Nguyen, Texas Instruments Incorporated
Flip Chip Ball Grid Array Package Reference Guide, Literature Number: SPRU811A, May 2005, Texas Instruments Incorporated
Maxim Integrate: https://www.maximintegrated.c…

IC 的热特性 - 热阻, Application Report, ZHCA592, January 2014, 刘先锋, 秦小虎, 肖昕

JEDEC:JEDEC specifications are available at: JEDEC. Note that the JEDEC standards cover different thermal applications.
JEDEC Specification TitlesJESD51: Methodology for the Thermal Measurement of Component Packages (Single Semiconductor Device)

JESD51-1: Integrated Circuit Thermal Measurement Method—Electrical Test Method (Single Semiconductor Device)
JESD51-2: Integrated Circuit Thermal Test Method Environmental Conditions—Natural Convection (Still Air)
JESD51-3: Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages
JESD51-4: Thermal Test Chip Guideline (Wire Bond Type Chip)
JESD51-5: Extension of Thermal Test Board Standards for Packages with Direct Thermal Attachment Mechanisms
JESD51-6: Integrated Circuit Thermal Test Method Environmental Conditions—Forced Convection (Moving Air)
JESD51-7: High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages
JESD51-8: Integrated Circuit Thermal Test Method Environmental Conditions—Junction-to-Board
JESD51-9: Test Boards for Area Array Surface Mount Package Thermal Measurements
JESD51-10: Test Boards for Through-Hole Perimeter Leaded Package Thermal Measurements.
JEDEC51-12: Guidelines for Reporting and Using Electronic Package Thermal Information.

正文完
 0