8月27日，作为2022年第二届RISC-V中国峰会的同期流动，达坦科技胜利举办硬件麻利开发与验证方法学研究。尽管是线上分享流动，但大家激情仍旧，会后在“硬件麻利开发和验证方法学探讨群”中踊跃互动发问。长达四小时的就新一代HDL在数字芯片设计方面的实践经验分享，到底碰撞出了什么新的火花呢？上面咱们一起来回顾研讨会的精彩内容。
1、芯片麻利设计与验证之路
华南理工大学计算机科学与工程学院赖晓铮副教授首先分享了 “让硬件设计像软件设计一样简略”的愿景，即开发人员编写的代码只占工作量的10%，剩下90%由开源芯片生态系统提供。
他介绍了HDL语言的倒退，强调Verilog语言多样性形容是把“双刃剑”，这就导致每个公司都有本人的Verilog模版的设计束缚。此外，在这个Meta HDL的黄金时代，“万物皆可HDL”，那么Meta HDL的含意就显得尤为重要，它不仅“超过”硬件描述语言，更是“元”硬件描述语言。赖传授以Chisel 的FIRRTL IR为例，介绍了MLIR与CIRCT，这两个软硬协同的Multi- level IR- infrastructure其中波及的问题。他还将PyChip这一开源硬件麻利设计与框架与Chisel进行比照，并着重介绍了PyHCL IR语法结构与解析过程，并且进行代码示例。目前PyHCL的编译速度达到Chisel的100倍左右，在10万行代码规模中，二者工夫能够齐平，因而，赖传授认为能够就此瞻望单芯片FPGA的openEmulator的倒退。
2、香山处理器麻利开发与验证实际
中科院计算机所的王凯帆博士别离就香山我的项目根本状况、香山处理器开发进展以及撑持香山研发的麻利开发基础设施这三个方面进行了分享。
在反对香山研发的麻利开发基础设施中，王博士次要从设计流程和验证流程两方面进行展现。设计流程中介绍了开源RISC-V核与麻利设计办法，及两个重要的决策：抉择Chisel和器重构建反对麻利设计的流程与工具。在麻利性能验证办法中，王博士次要介绍了基于Chisel的设计空间摸索办法和基于仿真的麻利性能验证办法，前者尽管解决了准确度和反复工作的问题，但也带来了另一个问题：即如何保障性能验证的效率。后者麻利验证尽管应用了更低成本实现验证工作，然而传统的性能验证形式在高性能处理器场景下老本仍旧很高。王凯帆讲到，要放慢性能验证速度，能够通过RISC-Check point进步仿真并行度，并通过特色采样来进一步选出具备代表性的程序片段。
最初，王博士进行了demo演示，通过现场演示生成Verilog代码、仿真环境下验证香山和工具展现来进一步进行阐明。
3、通过Chainsaw实现硬件算子麻利开发
中山大学电子与信息工程学院的李天瑞博士分享了本人通过SpinalHDL进行硬件算子麻利开发的教训。
他首先回顾上一代硬件算子开发框架Flopoco，阐明了他们的成就和在设计入口上的有余。而后，他介绍了古代生成器语言在进行硬件算子麻利开发时的劣势，包含更清晰的语义，与并行语义高度符合的汇合办法，丰盛的面向对象建模能力和第三方库反对，以及更好的文档和正文零碎。在此基础上，他介绍了目前正在进行的开源算子设计框架Chiansaw的一些停顿，展现了Chainsaw中的设计模板对算子进行的形象，以及与这种形象相伴的一系列能力，包含自动测试，主动流水线，以及高度的可复用性。
最初，李博士阐明了该项目标将来指标，包含实现一个面向FPGA开箱即用的硬件算子库，以及一套以模板设计为根底的online judge零碎。
4、Scala 在IC开发中的利用
小米SoC设计专家郭继经在分享中，别离介绍了Verilog中呈现的问题、HDL倒退的次要趋势以及DSL-HDL的时机与挑战。
郭继经别离将DSL-HDL与CAD-scripts和Super-Verilog进行比照：第一组比照中DSL-HDL利用高级语言的形象性能，能够进行更好的数据封装，而后者还须要本人写Parser以及解决海量的异样，其本质上还是在扁平化解决；与Super-Verilog的比照则更加显著，后者具备无限的关键字、没有扩大能力、宏能力无限等，而Scala绝对于SpinalHDL是它的宏，能够随时对发明或加工电路对象，也赋予工程师灵便的伎俩去丰盛电路对象。两组比照充沛展示了DSL-HDL的劣势性。
但他同时也强调，DSL-HDL的将来时机与危险并存。在复杂性方面，Scala具备较大复杂性，其已有的第三方代码以及“能力越大责任越大”减少了对于复杂性的担心；而同时咱们又能够瞻望其在将来基于SpinalHDL的零碎开发以及SpinalHDL作为底层开发辅助工具的难得时机。层次化的Lib下，Spinal提供外围HDL形容性能，Scala提供参数化和元编程能力，使得其具备单平台品质闭环能力，也同样提供了高效的复用能力。
5、NaxRiscv CPU: Introduction and Extension Demonstration
Charles Papon是新一代硬件描述语言SpinalHDL的创始人，他基于SpinalHDL实现了高性能NaxRiscv处理器。
在研讨会上，Charles对NaxRiscv处理器具体介绍了其新个性以及扩大机制。他具体解说了NaxRiscv的架构，并从仿真运行、扩大等方面顺次进行了代码展现，步骤详尽介绍全面。Charles指出NaxRiscv曾经反对运行Debian，并且在GitHub上开源。
6、结束语
软件的麻利开发早已有之，在软件畛域，从瀑布式开发到麻利开发的转变，大大提高了迭代速度。因而，无论是学术界还是产业界都在积极探索硬件的开发怎么落地麻利开发与验证。本次研讨会无疑为业界提供了一次深入探讨和交换的机会。
请点击如下链接：https://t.elecfans.com/live/2…收看本次研讨会的回放。
发表回复