⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，联合Verilog HDL语言学习与仿真，次要对组合逻辑电路与时序逻辑电路进行剖析与设计，对状态机FSM进行分析与建模。
文章和代码已归档至【Github仓库：hardware-tutorial】，须要的敌人们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。
基本概念
构造级建模: 就是依据逻辑电路的构造（逻辑图），实例援用Verilog HDL中内置的根本门级元件或者用户定义的元件或其余模块，来形容结构图中的元件以及元件之间的连贯关系。
门级建模: Verilog HDL中内置了12个根本门级元件（Primitive，有的翻译为“原语”）模型，援用这些根本门级元件对逻辑图进行形容，也称为门级建模。
根本门级元件（Primitive : 原语）
多输出门：and、nand、or、nor、xor、xnor
- 只有单个输入, 1个或多个输出
多输入门：not、buf
- 容许有多个输入, 但只有一个输出
三态门：bufif0、bufif1、notif0、notif1
- 有一个输入, 一个数据输出和一个管制输出
- 上拉电阻pullup、下拉电阻pulldown
多输出门
多输出门的个别援用格局为：
Gate_ name <instance> (OutputA, Input1, Input2,…, InputN);Gate_ name共6个： and、nand、or、nor、xor、xnor
特点：
- 只有1个输入,
- 有多个输出。
| 原语名称 | 图形符号 | 逻辑表达式 | |
|---|---|---|---|
| and（与门） | L = A & B | ||
| nand（与非门） | L = ~(A & B) | ||
| or（或门） | L = A \ | B | |
| nor（或非门） | L =~( A \ | B) | |
| xor（异或门） | L = A ^ B | ||
| xnor（同或门） | L = A ~^ B |
根本门的调用办法举例：
and A1（out，in1，in2，in3）；xnor NX1（out，in1，in2，in3，in4）； 对根本门级元件，调用名A1、NX1能够省略。
若同一个根本门在以后模块中被调用屡次，可在一条调用语句中加以阐明，两头以逗号相隔。
and、nand真值表
| and | 输出1 | 输出1 | 输出1 | 输出1 | |
|---|---|---|---|---|---|
| 0 | 1 | x | z | ||
| 输出2 | 0 | 0 | 0 | 0 | 0 |
| 输出2 | 1 | 0 | 1 | x | x |
| 输出2 | x | 0 | x | x | x |
| 输出2 | z | 0 | x | x | x |
| nand | 输出1 | 输出1 | 输出1 | 输出1 | |
|---|---|---|---|---|---|
| 0 | 1 | x | z | ||
| 输出2 | 0 | 1 | 1 | 1 | 1 |
| 输出2 | 1 | 1 | 0 | x | x |
| 输出2 | x | 1 | x | x | x |
| 输出2 | z | 1 | x | x | x |
多输入门
容许有多个输入，但只有一个输出。
buf B1（out1，out2，…，in）；buf真值表
not N1（out1，out2，…，in）；not真值表
三态门
有一个输入、一个数据输出和一个输出管制。如果输出管制信号有效，则三态门的输入为高阻态z。
门级建模举例
2选1数据选择器
//Gate-level descriptionmodule _2to1muxtri (a,b,sel,out); input a,b,sel; output out; tri out; bufif1 (out,b,sel); bufif0 (out,a,sel); endmodule 小结：门级建模就是列出电路图构造中的元件，并按网表连贯 。
1位全加器
module addbit (a, b, ci, sum, co); input a, b, ci; output sum, co; wire a, b, ci, sum, co, n1, n2, n3; xor u0(n1, a, b)， u1(sum, n1, ci); and u2(n2, a, b)， u3(n3, n1, ci); or (co, n2, n3); endmodule若同一个根本门在以后模块中被调用屡次，可在一条调用语句中加以阐明，两头以逗号相隔。
门级形容小结
- 给电路图中的每个输入输出引脚赋以端口名。
- 给电路图中每条外部连线 取上各自的连线名。
- 给电路图中的每个逻辑元件取一个编号 (即“调用名”)。
- 给所要形容的这个电路模块确定一个模块名。
- 用module定义相应模块名的构造形容,并将逻辑图中所有的输入输出端口名列入端口名表项中,再实现对各端口的输入输出类型阐明。
- 按照电路图中的连贯关系,确定各单元之间端口信号的连贯,实现对电路图外部的构造形容。
- 最初用endmodule完结模块形容全过程。
参考文献：
- Verilog HDL与FPGA数字零碎设计，罗杰，机械工业出版社，2015年04月
- Verilog HDL与CPLD/FPGA我的项目开发教程(第2版), 聂章龙, 机械工业出版社, 2015年12月
- Verilog HDL数字设计与综合(第2版), Samir Palnitkar著，夏宇闻等译, 电子工业出版社, 2015年08月
- Verilog HDL入门(第3版), J. BHASKER 著 夏宇闻甘伟 译, 北京航空航天大学出版社, 2019年03月
欢送关注公众号【AIShareLab】，一起交换更多相干常识，前沿算法，Paper解读，我的项目源码，面经总结。