晶体为什么须要外接电容？
晶体的负载电容是晶体的一个重要参数。负载电容就是晶振起振的电容，这个负载电容决定着晶体是否能够在产品中失常起作用，里面并联的电容与晶体外部电容值相等，就能够让晶振收回谐振频率了。如下图是一个 25MHz 晶振的规格参数，其中负载电容的标称值 15pF。所以这就要求在电路设计时参数选型时依照 15pF 的需要去设计。
如何选取正确的负载电容值？
如下是晶体与负载电容以及芯片的连贯图，能够看进去晶体是连贯了两个负载电容，此处可能会产生两个误会： 一个是晶体标注的负载电容是 15pF，则两个电容都须要为 15pF。另外一个是两个电容之和要和规格书中的标注的值雷同，这些都是不正确的。
从下图能够看进去两个电容是并联关系，晶体的负载电容值的确定除了要思考两颗电容并联后的后果以外，还要思考板上的寄生电容的影响，依据教训会依照 3 -5pF 进行弥补计算，理论还是要以测试理论测量输入频率的偏差来进一步调整负载电容的大小，两个负载电容的大小不要求值齐全一样。
如下表格是依照寄生电容 3pF 进行计算的，比方，负载电容要求是 15pF 时，举荐抉择 C1 和 C2 别离为 24pF，并联后的值时 12pF，再加上板上的寄生电容 3pF，这样对于晶体来说就是 12pF+3pF=15pF，刚好满足晶体规格书中的要求。
以上只是基于实践的计算，具体理论参数的选取还须要思考一些细节因素，上面进行负载电容调试的介绍。
如何对晶体电路负载电容进行调试？
现实往往和事实是有肯定差距的，极少的状况是可能依据实践计算就能把电容的负载电容确定下来，特地是适宜批量生产的参数。往往都是要通过重复的调试测试能力最终确定下来。
在理论调试测试过程中用示波器对晶体输入波形进行测量时，如果发现理论输入频率高于标称输入频率值，比方标称值是 25MHz、频率精度是±10ppm 的晶体，那么理论的输入频率在 24999750Hz~25000250Hz 范畴内都是合格的。
如果理论测量进去的频率值低于误差范畴最低值，那么此时通过略微减小负载电容值能够使晶体输入波形频率升高。同样，如果理论测量进去的频率值高于误差范畴最高值，那么加大负载电容能够使晶体输入频率升高。
可能很多人都会遇到这样的问题，特地是在多片板子调试一致性时。比方，在板子 1 上理论测量晶体输入的波形频率是 0ppm 的偏差，而后板子 2 上应用雷同参数的负载电容，后果理论测量输入波形的频率有 +12ppm 的偏差。那么导致这样的偏差是什么起因呢？
如之前所讲，晶体的频率误差是±10ppm，这个是指在现实的条件下的标称精度，晶体因为本身的构造误差会导致的输入频率误差，是代表晶体本身本体的输出精度，也是晶体厂商出厂时可能保障每一片晶体的精度。所以当在调试时，个别可能会很少有人独自对晶体的输入频率误差做测试，个别默认拿到的晶体是合格的，并且可能还默认以后调试用的晶体频偏就是 0ppm，而后基于以后晶体进行负载电容的匹配调试，最终将确认的负载电容参数复制到其余板子上, 在这个过程中就疏忽了晶体自身误差的问题。
比方板子 1 上应用的晶体理论本身的频偏是 -5ppm，而后通过负载电容的匹配调试，将理论量测的后果定在了 0ppm，那么如果第二片板子上理论应用的晶体本体是 +7ppm 的偏差，那么板子 1 上的负载电容参数应用在板子 2 上后，很大概率理论测量输入频率会是 +12ppm。
如何能力躲避这种问题呢？
这就要求研发工程师在调试晶体负载电容时，须要用晶体本体的频偏是 0ppm 的晶体（也被称为“标金”）进行调试，而后在应用晶体本体频偏为 -10ppm，和 +10ppm 的晶体进行验证，确认不同偏差的晶体，实测后果的偏差是否统一？比方，雷同的负载电容参数，在 0ppm 晶体上测量后果是 +1ppm，那么应用 -10ppm 的晶体时，现实的后果是测量的理论频率误差为 -9ppm；+10ppm 的晶体时，现实的后果是测量的理论频率误差为 +11ppm；而且调试样本数不能低于 5 片板子，免得焊接起因导致的误判。
除了以上调试时须要留神的事项，如下也是设计中须要留神的：
- 肯定要按晶体厂商所提供的数值抉择内部元器件。
- 负载电容越大，其振荡越稳固，然而会减少起振工夫。
- 应使 Cload2 值大于 Cload1 值，这样可使上电时，放慢晶振起振。
- 测量输入波形呈现削峰、畸变时，能够通过串联一个几十 k 到几百 k 负载电阻解决。
- 如果要稳固波形，则能够通过并联一个 1M 到 10M 的反馈电阻。