综合器是可能主动实现上述转换的软件工具，是能将原理图或 HDL 语言形容的电路性能转化为具体电路构造遴选公务员网表的工具综合器产生的网表文件配置于指定的指标器件中，并产生最终的可下载文件。
对 CPLD 器件而言，产生熔丝图文件，即 JEDEC 文件；对 FPGA 器件则产生 Bitstream 位流数据文件。综合 这个概念在硬件里相当于软件的编译。软件编译器和硬件综合器有所差异：http://lx.gongxuanwang.com/ss…
软件编译（Compiler）->CPU 指令 / 数据代码（01 码）硬件综合（synthesizer)-> 为 ASIC 设计提供电路网表文件综合器产生的网表文件配置于指定的指标器件中，遴选公务员并产生最终的可下载文件。
对 CPLD 器件而言，产生熔丝图文件，即 JEDEC 文件；对 FPGA 器件则产生 Bitstream 位流数据文件。http://lx.gongxuanwang.com/ss…