作者：一博科技高速学生自媒体成员 黄刚
上篇文章咱们介绍了 DDR5 的一些总体特点，也到了很多网友的关注，文章取得了很多的点击和浏览量。因而高速学生也应宽广网友的要求，在本期减少对于 DDR5 的仿真技术，置信应该是相当大部分网友首次看到的干货了，心愿大家能有所播种哈。
高速学生在 DDR5 标准公布后不久就胜利拿到了 DDR5 颗粒的模型，而后急不可待的关上来看看模型的一些形容。对于 DDR5 技术对信号品质的改良来看，在上篇文章也写到了，次要是 2 个局部的技术改良：一是地址管制信号减少了 ODT 性能，二是数据信号退出了高速串行模块领有的 DFE 平衡的性能。那本篇文章咱们就边仿真边给大家介绍这两局部性能带来的信号品质的优化成果哈！
首先咱们在本期文章先分享下地址管制信号内置 ODT 的成果哈。咱们晓得，在 DDR4 之前，地址管制信号都须要在 PCB 板下面外加 ODT 电阻，能力使信号品质失去保障，就像下图的状况。
然而在 DDR5 的时代，这个外加的电阻就不须要了。咱们看到 DDR5 标准上对于布线的图曾经更新，变成了内置的 ODT 电阻，另外还阐明的是，地址管制的 ODT 也是上拉到 VDDQ 电源的哈。
咱们以一个一拖 4 的拓扑进行 DDR5 地址管制信号的仿真，在仿真软件上的模型如下：
咱们先看看颗粒模型上的形容，发现在地址管制信号曾经存在了 ODT 的 buffer，就是上面这样！所以咱们在仿真软件上必定也能够去设置它了。
而且还有一点很重要，就像咱们这里展现的 1 拖 4 的拓扑来说，4 个颗粒能够自由选择本人配置还是不配置 ODT 电阻，也就是说你能够对其中任何一个颗粒进行配置或不配置，领有比拟高的自由度，当然也就会有很多种信号品质的组合进去了。
好，话不多说，咱们通过仿真来看看到底内置的 ODT 成果有多显著哈。仿真速率间接定到 3200Mbps，对应数据信号的 6400Mbps 去，来到了 DDR4 基本上无奈企及的量级了，然而对于 DDR5 只是个起步价。
首先咱们看看后面在没关上任何 ODT 状况下，相当于 DDR4 拓扑不外加端接电阻的状况下的信号品质波形，工夫关系咱们都只看最差颗粒，也就是第一个颗粒的波形！发现不加 ODT 状况下根本就是“凉凉”，没有任何眼图张开的机会！
那咱们这时候通过对最初一个颗粒进行 ODT 的配置，给一个 40 欧姆的 ODT 设置，咱们再来看看信号品质的改善。能够看到成果异样显著，不仅眼图张开了，而且裕量十分的大！
而且据说 DDR5 还能反对恐怖的到 9600Mbps，咱们也无妨用该模型仿真下最最极限的速率，看看外部 ODT 的退出还能不能 hold 得住它！咱们在软件中间接批改速率再次进行仿真，后果如下所示：尽管能看到衰减变得更大了，反射也变得更重大了，然而信号还是有一些裕量，如果设计比拟好的话还是有可能实现的哈！
以上就是 DDR5 地址管制信号对外部 ODT 的仿真过程了，通过仿真的后果，大家是不是感觉经验过在 DDR4 的地址管制信号那么难做，心态都快要崩了，当初忽然发现还能再抢救一下呢？