作者：一博科技高速学生自媒体成员 黄刚
正所谓包地包得好，阻抗和串扰管制没懊恼，包地包不好，debug 时就真的很困扰！上面来大家介绍一个与“抠门”无关的包地设计误区。
对于包地，高速学生之前也写过很多对于它的文章，例如包地的距离，包地的打孔，包地的参考这些方面的误区。当你们认为包地的问题咱们曾经讲完的时候，咱们又有新的 idea 了。这次终于和咱们的客户 debug 案例无关了哈，纯正是高速学生本人测试板钻研的货色。
高速学生在某一次去计算包地阻抗的时候，看到了阻抗计算的模型，忽然有一个很有意思的问题涌现进去，那就是这个模型规定了信号的线宽，信号到上面参考立体的厚度，信号到旁边同层包地间隔，这样就算出了阻抗值，那么同层包地的地立体宽度对信号的阻抗会有影响吗？于是高速学生就想要不要做一块测试板进去测试验证下。
光是想想可不是高速学生的格调，终于找一个闲暇的时候，高速学生就把这块测试板设计并生产进去了。
咱们就依据这个阻抗计算模型的构造做了截然不同的待测线，去用不同的包地立体宽度来设计这个包地的构造，别离是十分抠门的 5mil 包地，10mil 包地，20mil 包地和绝对比拟豪气的 50mil 包地 4 种状况，如下所示：
板子回来之后，高速学生就马上对这个构造进行了测试，后果果然没有那么美妙，这个在个别的阻抗计算工具不能量化的变量实际上对信号的阻抗和损耗都有着十分大的影响，咱们先看看阻抗的状况比照状况。
从阻抗的后果能够看到，只有很抠门的 5mil 包地阻抗的偏高，只有达到了 20mil 以上，阻抗能力维持到一个失常的程度，并和阻抗计算的后果是吻合的。
理论这个后果高速学生是有心理准备的，因为从电磁场的实践来剖析，信号线在肯定范畴内是须要有比拟严密的参考面作为电磁场的回流，如果这个参考面范畴不够，就不能承载住所有电磁场的能量，那么信号就须要去找更远的参考面进行参考。从这个测试的 case 来看，能够简略了解为同层的包地立体宽度不够的时候，不能让信号齐全的参考，于是更多局部的电磁场找到上面的残缺地立体作为参考，于是参考立体远了，阻抗天然就进步了。
咱们通过阻抗还能看到这么一个问题，5mil 包地立体宽度的状况下阻抗稳定也很厉害，这可能是因为加工时 5mil 立体蚀刻不平均造成的，这样的阻抗稳定还会带来插入损耗的谐振，咱们从损耗的比照后果也能看到这一点。咱们显著能看到包地宽度不够的时候呈现不同程序的谐振点。
最初总结一下，其实这个 case 是理论产品中并不少见，尤其是一些 PCB 板很密集的状况下，设计工程师须要对同一组比拟重要的信号进行包地。因为空间的限度，他们为了给信号或者其余器件腾出空间，可能会比拟抠门的压缩包地立体的宽度，这样的包地就须要留神了，如果你们的包地宽度不够的话，反而会给信号带来负面的影响哦，可能还不如不包地了呢。