关于计算机基础:软考架构师计算机基础1-硬件

计算机的根本硬件组成：

cpu: 运算器和控制器

运算器：算术运算，逻辑运算
控制器：
- 程序控制: 通过执行指令来控制程序的执行程序
- 操作控制: 一条指令性能的实现须要若干信号来配合实现，cpu 产生的每条指令的操作信号并将操作信号送往对应的不加，管制相应的不见按指令要求进行操作
- 工夫管制: 指令执行过程中操作信号呈现的工夫持续时间及呈现的工夫程序的管制

运算器：有 算数逻辑单元（ALU) 累加寄存器（AC)(存储运算后果与源操作数) 数据缓冲寄存器 DR（临时寄存内存指令或者数据）条件状态寄存器 psw 保留指令运行后果与条件码内容）
控制器：指令寄存器 IR 程序计数器 PC（寄存指令执行地址）地址寄存器 AR（保留以后 CPU 所拜访的内存地址）、指令译码器 ID (剖析指令操作码)
cpu 预计指令周期的不同姐 u 但来辨别二进制的指令和数据，在指令周期的不同阶段，指令会命令 cpu 别离去取指令或者数据

指令执行过程：

执行以后指令后，下一指令地位

操作数寻址形式(理论利用？)

指令系统
cisc 简单指令系统兼容性强，指令多，长度可变 , 微程序控制
risc 精简指令零碎指令少硬逻辑

指令流水线原理：将指令分成不同段，每段由不同的局部去解决，因而产生能够叠加的成果，所有的部件去解决指令的不同段

流水线技术是精简指令集独享的
risc 中的流水线技术：

流水线工夫计算

流水线周期：指令分成不同的执行段，其中执行工夫最长的段成为流水线周期
流水线执行工夫：1 条指令总执行工夫 + (总指令条数 – 1 * 流水线周期)
流水线吞吐率：指令条数 / 执行工夫
减速比：不应用流水线 / 流水线执行工夫

计算机采纳分级存储体系次要是为了解决存储容量、老本和岁都之间的矛盾问题

两级存储 cache 主存主存辅存

局部性原理：总的来说，在 cpu 运行时，所拜访的数据会趋向于一个较小的部分空间地址内，包含上面两个方面

高速缓存 cache：以后获取的程序和数据，间接与 cpu 交互，位于 cpu 和主存之间，

cache 由管制局部和存储器组成

地址映射，在 cpu 工作时，送出的主存单元地址，而应该应该从 cache 存储器中读写信息。因而须要将主存地址转换为 cache 存储器地址，这种地址转换由硬件主动实现。：

替换算法：使 cache 取得尽可能高的命中率

命中率与均匀工夫

磁盘：机械硬盘多个盘面，多个扇区，多磁道
磁盘读取工夫 = 寻道工夫 + 旋转工夫

寻道工夫较长
几种常见的算法

计算机系统中存在多种内存与接口地址的编址办法，

计算机与外设数据交互方式

程序控制（查问)形式：cpu 被动查问外设是否实现了数据传输，效率极低
程序中断形式：外设实现数据传输后，向 cpu 发送中断，期待 cpu 解决数据，效率绝对较高，中断响应工夫指的是从收回中断请求到开始进入中断处理程序；中断解决工夫指的是从中断解决开始到中断解决完结。中断向量提供中断服务程序的入口地址。
*DMA 间接主存存取：cpu 只须要实现必要的初始化等操作，数据传输的整个过程都由 DMA 控制器来实现，在主存与外设之间建设间接的数据通路。效率很高（共享内存？？）
在一个总线周期完结之后，cpu 会相应 DMA 申请开始读取数据；cpu 响应程序中孤独形式申请时在一条指令执行完结时
时钟频率：cpu 工作频率

根本实践：计算机设备和设施之间传输信息的公共数据通道。

任何链接两个以上电子元器件的导线都能够称为总线：

计算机组成根底