依照数据存取的形式不同，ram 中的存储单元分为两种: 动态存储单元一动态 RAM(SRAM); 动静存储单元—动静 RAM(DRAM)。
1. 动态存储单元(SRAM): 它由电源来维持信息，如触发器，寄存器等。
动态存储单元 (SRAM) 的典型构造:
T5、T6、T7、T8 都是门控管，只有栅极高电平，这些管子就工作在可变电阻区当作开关。
其中存储单元通过 T5、T6 和数据线 (位线) 相连; 数据线又通过 T7、T8 和再经输出 / 输入缓冲电路和输出 / 输入线相连接，以实现信息的传递和替换。写入信息的操作过程，在第一次写入信息之前，存储单元中的信息是随机信息。
假设要写入信息“1”:
1)地址码退出，地址无效后，绝对应的行选线 X 和列选线Ⅰ都为高电平，T5、T6、T7、T8 导电;
2)片选信号无效 (低电平);
3) 写入信号无效，这时三态门 G2、G3 为工作态，G1 输入高阻态，信息“1”经 G2、T7、T5 达到 Q 端; 经 G3 反相后信息“O”经 T8、T6 达到。T4 导电，T3 截止，显然信息“1”已写入了存储单元。
假设要读出信息“1”:
1)拜访该地址单元的地址码无效;
2)片选无效 =O;
3) 读操作无效 R /=1; 此时: 三态门 G1 工作态，G2、G3 高阻态，存储单元中的信息“1”经 T5、T7、G1 三态门读出。
除上述 NMOS 构造的动态 SRAM 以外，还有以下几种类型的 SRAM。
CMOS 构造的 SRAM: 功耗更加低，存储容量更加大。
双极型构造 SRAM: 功耗较大，存取速度更放慢。
2. 动静存储单元 (DRAM)
动态存储单元存在动态功耗，集成度做不高，所以存储容量也做不大。动静存储单元，利用了栅源间的 MOS 电容存储信息。其动态功耗很小，因此存储容量能够做得很大。动态 RAM 功耗大和密度低，动静 RAM 功耗小和密度高。动静 RAM 须要定时刷新，应用较简单。
动静存储单元 (DRAM) 的典型构造:
门控管 T3、T4、T5、T6、T7、T8 , C1、C2 为 MOS 电容。
DRAM 的读 / 写操作过程:
1) 拜访该存储单元的地址无效;2)片选信号有 (未画);3) 收回读出信息或写入新信息的管制信号。
读出操作时，令原信息 Q =1，C2 充有电荷，地址无效后，行、列选取线高电平; 加片选信号后，送读出信号 R =1，W=O;T4、T6、T8 导电，经 T4、T6、T8 读出。写入操作时，假设原信息为“0”，要写入信息“1”，该存储单元的地址无效后，X、Y 为高电平; 在片选信号达到后，加写入命令 W =1，R=0，即“1。信息经 T7、T5、T3 对 C2 充电。充至肯定电压后，T2 导电，C1 放电，T1 截止，所以，Q 变为高电平，“1”信息写入到了该存储单元中。如果写入的信息是“o”则原电容上的电荷不变。
动静 RAM 的刷新: 因为 DRAM 靠 MOS 电容存储信息。当该信息长时间不解决时，电容上的电荷将会因漏电等起因而逐步的损失，从而造成存储数据的失落。及时补充电荷是动静 RAM 中一个非常重要的问题。补充充电的过程称为“刷新”一 Refresh, 也称“再生”。
补充充电的过程: 加预充电脉冲∅、预充电管 T9、T10 导电，CO1，C02 很快充电至 VDD，∅撤销后，CO1，CO2 上的电荷放弃。然而进行读出操作: 地址无效，行、列选线 X、Y 高电平;R=1，W= 0 进行读出操作，如果原信息为 Q =“1”，阐明 MOS 电容 C2 有电荷，C1 没有电荷(即 T2 导电，T1 截止); 这时 CO1 上的电荷将对 C2 补充充电，而 CO2 上的电荷经 T2 导电管放掉，后果对 C2 实现了补充充电。读出的数据仍为，，则 DO=1。
理论在每进行一次读出操作之前, 必须对 DRAM 安顿一次刷新, 即先加一个预充电脉冲, 而后进行读出操作。同时在不进行任何操作时,CPU 也应该每隔肯定工夫对动静 RAM 进行一次补充充电(个别是 2mS 工夫)，以补救电荷损失。